



SALPHOENIX® 1A100 PCI Express 复位和时钟等使用指南

1 术语/缩略词

PCIe	: PCIe Express 高速串行计算机扩展总线标准
ltssm	: Link Training and Status State Machine 链路训练状态机
FLR	: Function-Level Reset 功能级别复位
TLP	: Transaction Layer Packet 事务层报文

2 关于本手册

本文描述了 SALPHOENIX® 1A100（以下简称 PH1A100）系列 FPGA PCIe 的时钟和复位的具体说明，主要内容包括复位和时钟的逻辑描述，以及使用方式。本文还提供了对于时钟和复位的使用建议和实施步骤。

3 PH1A100 PCIe 时钟

3.1 app_auxclk

PH1A100 系列 FPGA 上电加载 bit 后，PCIe IP 加载配置信息，需要使用输入时钟 `app_auxclk`，作为内部配置模块的驱动时钟。`app_auxclk` 必须为自由时钟（free running），即 PCIe IP 加载前就保持稳定。建议使用板载时钟晶振驱动 `app_auxclk`。`app_auxclk` 的频率范围参见《DS700_PH1A100_Datasheet》。

3.2 core_clk

PH1A100 系列 FPGA PCIe 加载完成后，会输出 `core_clk` 时钟，`core_clk` 是 PCIe IP 用户侧的系统时钟，不同速率下，Gen1/Gen2 对应输出的 `core_clk` 频率分别为 62.5/125MHz，用户注意调整时钟约束。

`core_clk` 是 PCIe 硬核接口的工作时钟，硬核收发接口的控制信号和数据均在 `core_clk` 的上升沿变化和采样，如下图所示：




图 3-1 `core_clk` 和数据的时序关系

3.3 推荐 PLL 方式

推荐 PCIe IP 的 `core_clk` 作为 PLL 参考时钟，产生一个同频 0 度相移的 C1 时钟上 BUFG 后作为主时钟使用，这样能够获得较高的 `fmax`。如果 `core_clk` 直接上 BUFG 后作为主时钟使用，难以获得 125MHz 及以上的 `fmax`。

下图展示在使用 PH1A100 PCIe 硬核时的时钟方案。其中，PCIe 硬核输出 `core_clk`，经过专用连线连接到 PLL，PLL 的 `clk0` 输出时钟，经过 PH1_LOGIC_BUFG 连接到 PLL 的 `fbclk`；PLL 的 `clk1` 输出时钟，再经过另一个 PH1_LOGIC_BUFG，输出 `core_clk_c` 时钟，由 `core_clk_c` 通过时钟网络驱动用户逻辑。




图 3-2 PH1A100 PCIe PLL 时钟方案

其中 PLL 选择 Normal 模式，C0 作为 Feedback 时钟。以下是基于 125MHz 参考时钟的 `core_clk` 的 PLL 举例。




图 3-3 PLL 示例图 1




图 3-4 PLL 示例图 2

需要注意的是，对于 PH1A100，PLL 位置建议约束在紧靠 PCIe 硬核附近，位置为 X79Y119Z0，约束举例为：

```
set_inst_assignment {u_sys_ctrl/u_sys_pll/pll_inst} {LOCATION = X79Y119Z0}
```

《APUG016_PH1_PCI_Express_Reference_Design》中提供了时钟相关的设计示例，建议用户参考其中的时钟逻辑。

4 PH1A100 PCIe 复位方式

4.1 输出复位

`core_rst_n` 信号为 PH1A100 系列 FPGA PCIe IP 的输出复位，表示 PCIe IP 初始化完成，开始输出 `core_clk` 时钟，用户可以使用该信号，作为用户侧寄存器的复位，或指示时钟有效信号。`core_rst_n` 由 0 置 1 时，并不表示可以传输 TLP 报文，需要等待 PCIe link up。

4.2 输入复位

PCIe 协议规定了两个复位方式：Conventional Reset 和 FLR(Function Level Reset)。Conventional Reset 又进一步分为两大类：Fundamental Reset 和 Non-Fundamental Reset。

Fundamental Reset 方式包括 Cold 和 Warm Reset 方式，可以将 PCIe 设备中的绝大多数内部寄存器和内部状态都恢复成初始值；而 Non-Fundamental Reset 方式为 Hot Reset 方式。

PH1A100 PCIe IP 目前通过复位 port (`app_perst_n/app_power_up_rst_n/app_button_rst_n`) 输入的复位是 Cold/Warm Reset，会造成 PCIe 的有关配置恢复成默认值，IP 图形化界面相关配置都会被清空。在 PCIe 被复位后重新与对端 link up，会发现当前 PCIe 设备被使能了 2 个 PF，BAR0 Size 为 1Mbytes 等。PCIe IP 的配置信息存储在由 IP 图形化界面生成的 txt 文件，当 FPGA 上电后，会从 bit 中自动加载 txt 文件信息，如果复位 PCIe IP，会清空 PCIe 的配置信息，导致 PCIe IP 处于上电默认状态。为了在 PCIe 被复位后，相关配置不丢失且 PCIe 正常工作，推荐客户使用下面介绍的复位方案。

推荐使用 `app_power_up_rst_n` 信号作为 PCIe 的复位信号，其他两个复位 (`app_perst_n/app_button_rst_n`) 接常 1，`app_power_up_rst_n` 复位最为彻底，涵盖了底层 serdes。在某些应用场景下，如底层 serdes phy 参考时钟丢失后又恢复，此时需要复位整个 serdes 电路，PCIe 才能正常工作。

PH1A100 PCIe 复位后，为了保证 PCIe 有关配置能够继续保留，使用额外的 fabric 逻辑，将 PCIe 相关配置，保存到 Rom 中，如果 PCIe 被复位，fabric 逻辑将读取 Rom 中的数据，通过 `drp_dbi` 总线接口，重新写入到 PCIe 硬核中，系统框图如下：




图 4-1 PH1A100 PCIe 复位逻辑

dbi_int_mux 模块中例化一个 Rom，深度 128，位宽 68，存储了 PCIe 的配置信息，即 PCIe 图形化生成的 dat 文件。复位后，dbi_int_mux 模块会先于用户控制 app_app_ltssm_enable 信号和 drp_dbi 总线，当 Rom 中所有的配置信息都写入到 PCIE IP 后，才会释放 app_app_ltssm_enable 信号和 drp_dbi 总线给用户使用。

dbi_int_mux 模块在被复位时，才会被触发，该模块复位需要和 PCIE IP 的复位一致。复位结束后，用户可以自由使用 ext_app_app_ltssm_enable 和 drp_dbi 总线。

4.3 IP 以及参数配置

在软件中，需要使能 PCIe IP 的 Export DAT file 选项，即可生成同名的 dat 文件，用于 Rom 存放 PCIe IP 配置信息。



图 4-2 使能 Export DAT File

同时，需要例化 Rom，Rom 的位宽和深度分别为 68 位宽和 128 深度，需要将 PCIE IP 中生成的 .dat 文件，放入到该 ROM 中，上电之后，Rom 中的初始值即为 dat 中的数据。




图 4-3 Rom 生成界面

《APUG016_PH1_PCI_Express_Reference_Design》中提供了复位相关的设计示例，建议用户参考其中的复位逻辑。

5 Routing 策略设置

在使用 PH1A100 PCIe IP 时，建议将软件界面中 Phy Opt->Optimize Routing->fix_hold 设置为 ON，该选项对 PCIe IP 接口时序优化有帮助。否则，用户会看在 Timing Report 中有一些 Set input delay 的 warning。点开 Set input delay，会发现是 Hold Check 的 Slack 是负数。

除了 fix_hold, Optimize Routing 的 option 还有 effort 和 opt_timing 可以调整，比如从 MEDIUM 到 HIGH。

版本信息

日期	版本	修订记录
2020/12/10	1.0	首次发布中文版
2021/01/5	1.1	补充 lookup 功能与 atu_bypass 的使用注意事项;
2024/04/19	1.2	更新 PCIe 复位和时钟使用方案

版权所有©2024 上海安路信息科技股份有限公司

未经本公司书面许可，任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部，并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可，并未以明示或暗示，或以禁止发言或其他方式授予任何知识产权许可；本文档仅为向用户提供使用器件的参考，协助用户正确地使用安路科技产品之用，其著作权归安路科技所有；本文档所展示的任何产品信息均不构成安路科技对所涉产品或服务做出任何明示或默示的声明或保证。

安路科技将不定期地对本文档进行更新、修订。用户如需获取最新版本的文档，可通过安路科技的官方网站（网址为：<https://www.anlogic.com>）自行查询下载，也可联系安路科技的销售人员咨询获取。